studentie.ro  » universitar » seminarii » Verilog HDL

Verilog HDL

Publicat: 19 Apr 2010 | Vizualizari: 1547

Verilog HDL reprezinta un limbaj utilizat pentru descrierea sistemelor numerice. Sistemele numerice pot fi calculatoare, componenete ale acestora sau alte structure care manipuleaza informatie numeric. In cele ce urmeaza accentual se va pune pe descrierea sisemelor numerice la nivelul transferurilor intre registre (RTL – Register Transfer Language).

Verilog VHDL (~ limbajul C) VHDL (Very High speed integrated circuit hardware Description Language) (~ ADA)
Verilog poate fi utilizat pentru descrierea sisemelor numerice din punct de vedere comportamental si structural:
Descrierea comportamentala este legata de modul in care opereaza sistemul si utilizeaza constructii ale limbajelor traditionale de programare, de exemplu if sau atribuiri. Descrierea structurala exprima modul in care entitatile/componentele logice ce alcatuiesc sistemul sunt interconectate in vedeea realizarii comportamentului dorit.

 
 

Quiz

În acest ”Test” este vorba cât de bine poți gândi. Deoarece unii greșesc la cele mai simple întrebări.Acesta este un așa numit „Test de Logică”.

 
 

Jobs

Firma: Confidential
Nivel cariera: Fara experienta
Tipul postului: Full-time
Oras: BUCURESTI
Perioada de valabilitate: 2022-08-11 00:00:00 - 2022-09-05 00:00:00